美國NSF擴大晶片設計人才培育的機制
作者：魏依玲／工研院產科國際所政策組資深研究經理
在半導體產業分工環節中，美國在晶片設計領域具有全球競爭優勢。美國企業佔全球晶片設計銷售額之46%，同時晶片設計軟體和授權銷售額之佔有率高達72%。在美中科技戰與地緣政治氛圍下，IC設計產業影響美國的經濟競爭力、國家安全與國際領導地位，但本地學生學習微電子硬體技術興趣不高，多數大學或學院難以負擔開設完整之IC設計與驗證課程之成本。面對人才培育的挑戰，大學與產業界共同呼籲政府重新思考IC教育和研究方法，降低大多數學生接受IC設計教育的門檻和複雜性。美國國家科學基金會(National Science Foundation，以下簡稱NSF)利用既有計畫與啟動新計畫，創造更多學生接受IC教育課程和參與研究驗證的途徑，儲備美國IC設計人才。
美國晶片設計人才長期不足的隱憂
美國是全球積體電路(Integrated Circuit, 簡稱IC)設計的領頭羊，因1978-1979年Mead與Conway教授之《VLSI系統簡介(Introduction to VLSI Systems)》教科書，將數位晶片設計由複雜的物理問題，轉變為更容易的電腦科學問題，促進美國大學晶片設計教育快速普及。DARPA(國防高等研究計畫署)在1980年啟動了超大型積體電路(VLSI)研究專案，鼓勵開發晶片與電子設計自動化(electronic design automation，簡稱EDA)工具。
從1990年代開始，許多大學皆開設VLSI設計課程，在美國半導體產業輝煌的年代，吸引本地學生與海外留學生學習先進的IC設計知識與技能。在半導體產業水平專業與全球分工下，即使美國半導體製造產能衰退，無晶圓廠(Fabless)之IC設計業仍然居於全球領先。
然而隨著美中科技戰持續，留學生人數減少，以及各國支持半導體政策引導下，留學生回流母國人數增加，在美國學習IC設計學生逐漸減少。NSF於2021至2022年透過網路與實體會議，邀集半導體企業、大學、政府官員共同討論美國IC領域的研究、教育和勞動力發展方向，與會專家對於美國VLSI和半導體人才培育的未來非常悲觀，估計到了2030年大學畢業生僅能滿足半導體產業三成的人才需求。
美國半導體人才短缺主要原因包括：(1)社會認知的創新集中在軟體，硬體相對被視為已解決的問題，學生傾向於修習機器學習、網路安全和雲端運算等課程；(2)大學課程缺乏半導體與機器人、醫學和電腦科學之間的跨領域學習，加上(3)目前僅有研究活動相對較高的R1研究型大學設置VLSI流片(Tape-out)課程與設施，學習門檻相對較高，學生人數與多元性不足。
《晶片法案》加速公私協力培育半導體人才
拜登總統在2022年8月簽署《晶片與科學法案》，五年內將撥款527億美元強化美國本土半導體供應鏈、先進技術研發與培育人才，其中NSF任務是先進技術研發與人才培育。2023年6月中旬，NSF透過《致同事信(Dear Colleagues Letter，簡稱DCL)》，宣布與美光基金會(Micron Foundation)合作計畫，名為「半導體勞動力之公平與變革教育方法(Equitable and Transformative Approaches to Educating the Semiconductor Workforce，簡稱ETA-ESW)」，其目的是：(1)改善先進記憶體製造、微電子和半導體勞動力的教育和培訓；(2)促進無塵室和其他教學實驗室體驗式學習計畫的公平機會和使用權。
NSF將透過既有的兩項STEM人才培育計畫，向國內大學徵求先進半導體之人才培育提案，此兩項計畫為：
- 聚焦在先進半導體製造業的「改善大學部STEM教育(Improving Undergraduate STEM Education) 計畫」，簡稱IUSE計畫；
- 針對先進半導體製造業的「新興與創新技術體驗式學習(Experiential Learning for Emerging and Novel Technologies) 計畫」，簡稱ExLENT計畫。
NSF和美光基金會獎助以下的創新提案：
- 建立新的專案、體驗式學習、課程和/或證書，同時擴大培訓對象；
- 調整和執行實證教學與包容性實務；
- 制定行業標準和/或將其納入學習計劃和課程；
- 培養熟練的教育工作者；
- 透過調查與理解影響學生學習效果之活動和因素。
NSF設立晶片設計中心，擴大IC設計備用人才
為了解決大學培育IC設計人才所面臨的挑戰，包括：購置與維護EDA工具成本、製程設計套件(Process Design Kits，簡稱PDK)與設計智慧財產權(IP)存取受限、高昂之製造驗證成本和有限的共乘(shuttle)量能等，NSF於2023年12月底啟動「促成參與半導體晶片生態系：設計、製造與訓練(Enabling Access to the Semiconductor Chip Ecosystem for Design, Fabrication, and Training，簡稱Chip Design Hub或CDH)」計畫 ，預計成立兩座CDH積體電路或晶片設計全流程的基礎設施，擴大培訓IC設計人才，維持美國在先進半導體設計的競爭力。
NSF之CDH計畫的三項核心任務如下：
- EDA工具：CDH提供前端設計到後端驗證的EDA工具流程，而為了增加可及性，用來訓練的參考工具流程和設計可以採開源(open-sourced)，以利共享、修改與擴充，學員可探索現實情境的應用方式。
- PDK和IP核心：提供可重複使用的IC設計和檢驗之功能組件，可提高半導體設計的整體生產力。
- 培訓課程：每年CDH提供大學IC設計團隊多次培訓課程(含線上課程)，讓學生瞭解流片最佳實務。訓練範圍包括PDK、IP、EDA工具、晶片整合、封裝凸塊設計、代工單元插入、設計里程碑和檢查表、流片檢查表與製程時間表等。
根據先前產官學專家會議中的共識，目前只有R1研究型大學具備完整的IC設計課程與設備，不足以彌補人才缺口。因此NSF晶片設計中心計畫將擴大訓練課程受眾學生族群多元性，擴展至R1以外的大學、女性、少數族裔，甚至向下延伸至高中端(K-12)，目標是增加IC設計儲備人才群體的數量。
NSF晶片設計中心徵集進度與資源配置
根據NSF計畫徵集公告，預計在2024年成立兩個晶片設計中心，每個研究中心可在五年的執行期間內獲得800萬美元補助。目前已於2024年4月4日截止收件，正進行專案審查中。NSF鼓勵多所大學、企業與非營利組織共同提案，但來自營利型組織的成員無法擔任計畫主持人或共同主持人。由於訓練課程、套件與工具會透過雲端服務協同運作，所以計畫提案者必須提交有關網路安全的規劃，以確保所有參與組織的晶片設計資源不被惡意破壞與使用。
NSF晶片設計中心是支援完整IC晶片設計流程的基礎設施，因此也要求晶片設計中心必須具備基礎設施的管理與服務能力，包含：(1)端對端IC晶片設計和驗證過程之商業和/或開源EDA工具的許可、取用和維護；(2)支援CMOS設計PDK/IP節點，和支援整合多專案晶片(MPC)；(3)開發、策劃和管理完整IC晶片設計流程之教育/教程材料檔案。
NSF期待透過晶片設計中心所培訓的學生和研究設計內容，最終是以積體電路佈局形式產出(如GDSII)，且可適用於各種代工製造整合服務，例如：MOSIS、 Muse、或eFabless等。至於晶片設計的範圍包括但不限於電阻記憶體、奈米磁性記憶體、2D電晶體、光學元件、碳奈米管和鐵電晶體管等，且這些元件可與CMOS晶片整合為主。
參考資料：
- Congressional Research Service (CRS) (2023). Semiconductors and the Semiconductor Industry (R47508).
- S. National Science Foundation. Dear Colleague Letter: Equitable and Transformative Approaches to Educating the Semiconductor Workforce (ETA-ESW) NSF23-118. (2023).